Scheture

proyecto Scheture es nuestro paquete de captura esquemática. El paquete está construido sobre la misma base de datos como todos los demás productos Stabie-Soft. El editor de esquemas maneja casos iteradas, pasadores bus'ed e hilos paso de parámetros, etc.
La última versión de producción del Scheture es 3.3.1, por favor descargarlo si el uso de una versión anterior para obtener las últimas actualizaciones y correcciones de errores.
Tal vez una de las mejores características es la capacidad de scheture para generar un esquema (y símbolos) de formatos de listas de conexiones como Verilog o especias. Tómelo para una prueba de 30 días y ver si es adecuado para usted. Consulte la página de precios para más detalles sobre nuestros gratuitas 30 evaluaciones día

Características :.

• Control de usuario de todos los colores de objetos y fuentes .
• Control de la posición, el tamaño, la fuente, el color de la pantalla característica de símbolos.
• Una colocación específica de un símbolo puede anular posición de visualización de propiedad, el tamaño, la fuente o el color.
• conexión implícita de pasadores símbolo por nombre posible para esquemas específicos.
• En el esquema aquí, tenga en cuenta las conexiones a granel se hacen con este tipo de conexión. No hay conexión explícita a la mayor se dibuja, pero todos los bultos inconexas estará conectada por su nombre en este esquema solamente.
• Implícita conexión global de símbolo pasadores posible.

inmuebles
• Symbol pueden establecerse sólo para visualización (IE ignorado por generador de redes).
• generador de símbolos.
• rastreo neto a través de la jerarquía.
• Los valores de propiedad & quot; empuje & quot; por lo que en pantalla contexto de propiedades disponibles.
• Extractor.
• Verilog jerárquica fuera.
• especias jerárquica fuera.
• jerárquica aplastar a cabo. (Para SMASH simulador de modo mixto de Dolphin).
• Netlist al generador de esquema para construir un esquema de una lista de conexiones.
• Muestra de nor3 y la víbora. Tanto estos esquemas se construyeron de forma totalmente automática desde netlists de especias. Nota Verilog también se puede auto genera para las pruebas cruzadas o visualización de HDL.
• generador esquemática neta parasitaria de visualizar una red extraída de la red R / C.
• Interfaces con productos RVE de Mentor. Cruz-sonda entre diseño y esquemática.
• Interfaces para abrir fuente de forma de onda espectador GWave.
• Usuario para puerto especificado disponible para subcircuitos de especias y primitivas verilog.
• Trazado, e incluye un comando para trazar todos los esquemas en una biblioteca.
• Biblioteca de la muestra de símbolos siempre.
• Actualizaciones gratuitas después de la compra

¿Qué hay de nuevo en esta versión:

• Generación de archivos PDF para un esquema, jerarquía esquemática, o toda biblioteca. Si esquemática del símbolo está incluido en la misma PDF, a continuación, la colocación de símbolos están relacionados con el esquema dentro del archivo para una fácil navegación. Un ejemplo sencillo.
• Se agregó un nuevo modo de punto significativo por lo comandos iniciados a través de una prensa de teclas pueden tener su primer punto entró en caso necesario en el lugar de la pulsación de tecla.

Bibliotecas
• de referencia pueden ser expresiones tcl permitiendo bibliotecas de símbolos que pueden mover fácilmente.
• Nueva ECL algoritmo placer transistor en la generación de esquema de lista de conexiones.

¿Qué hay de nuevo en la versión 3.3.7:

• Esta versión añade un comando sin forma rápida de actualizar alambre , los nombres de pin y símbolos directamente en la pantalla.
• El nuevo comando puede modificar los valores de parámetros de símbolos tales como W / L también.
• Después de invocar el nuevo comando, simplemente haga clic en el nombre o el parámetro de valor.
• Un cursor aparece en la ventana, y se puede empezar a escribir.
• Teclas tales como flechas y eliminar mover el cursor aparece en la pantalla.
• Esto es más sencillo y rápido de usar que la interfaz basada en la forma existente para cambiar estos valores.