Dolphin Smash

Dolphin Smash es una señal mixta y multi-idioma simulador libre para PCB y diseños de IC. Se extiende sus capacidades de señal mixta sensibilidad-análisis y el código de cobertura, con el fin de identificar las debilidades de circuito para el diseñador consciente DfM y para detectar fallas en bancos de pruebas virtuales.

¿Qué hay de nuevo en esta versión:

• Esta versión mejora el tiempo de ejecución de carga de archivos de gran tamaño Verilog con un importante número de puertos e implementa el apoyo de la directiva .malias asignar un alias a un modelo o Nombre del sub-circuito, junto con una serie de correcciones de menor importancia.

¿Qué hay de nuevo en la versión 5.19.0:

• Esta versión implementa mejoras importantes a instancias de los modelos de comportamiento (HDL / HDL-AMS) en netlists SPICE con modelos macro mixtos, mejores capacidades multi-threading para aumentar la velocidad de simulación transitoria de diseños analógicos, Monte Carlo y barrido análisis en diseños lógicos, un visor de colorante del ámbito con la visualización de fase y magnitud,. MODELO para los modelos Verilog-A de fundición, .NRT para la verificación de equivalencia entre las formas de onda, y la capacidad de definir un directorio para redirigir todos los archivos de salida.

¿Cuál es nuevo en la versión 5.18.0:

• Esta versión implementa grandes mejoras entre las cuales dominio colorear para una primera aproximación del polo / cero ubicaciones, una directiva .PZ por la pole análisis / cero, el apoyo de los archivos .wav como ouput de diseños lógicos y funciones de procesamiento de extracción de la segmentación de CCS.

¿Qué hay de nuevo en la versión 5.17.0:

• Esta versión implementa grandes mejoras, incluyendo extendido Afirmación basada en Verificación (ABV) con capacidades SystemVerilog aserciones (SVA), el cumplimiento de Verilog-AMS wreal de Modelamiento de valor real (RVM), aumento de Verilog-HDL y Verilog-A cumplimiento lenguaje, mejora la compatibilidad con hspice .IF, .ELSIF, .ELSE, .endif condicional generar declaraciones, y la carga del circuito acelerado, Monte Carlo y Barrer análisis.

¿Qué hay de nuevo en la versión 5.16.2:

• Esta versión ofrece un incremento significativo de la velocidad para la carga de archivos y bibliotecas circuitos SPICE, particularmente significativos los archivos cuando el acceso en discos de red lentas.
• también se hicieron una serie de pequeñas mejoras y correcciones.

¿Qué es nuevo en la versión 5.15.2:

• Una serie de defectos fueron corregidos y algunas mejoras menores se llevaron a cabo.

¿Qué hay de nuevo en la versión 5.15.1:

• SMASH - Visor:
• Mejoras:
• Ha añadido un menú de 'doblar todo' y 'se despliegan todos los' elementos en el editor de texto (DDIsa05778 - SMASH 5.15.0).
• Se ha agregado una opción en el & quot; Añadir rastros & quot; diálogo que permite trazar vectores lógicos como valores sin signo en gráficas analógicas (DDIsa05953 - SMASH 5.15.0).
• Añadido entrada del menú del botón derecho en el panel de circuito que permite eliminar los circuitos recientes (DDIsa05981 - SMASH 5.15.0).
• entradas de menú Añadido Mostrar paneles inferiores que antes solo podía hacerse mediante un doble clic en el elemento
/ ocultar izquierda y
• divisores (DDIsa06032 - SMASH 5.15.1).
• Ejecutados exportación de la configuración de la aplicación en el directorio de circuito y la edición de con fi guración de circuito con el diálogo de preferencias (DDIsa06034 - SMASH 5.15.1).
• incorporado la posibilidad de asociar un script Tcl con un circuito para registrar las funciones del circuito especí fi cas de gancho (DDIsa06098 - SMASH 5.15.1).
• Manejo mejorado de control del simulador actualizaciones fi l para que el fi chero original no está dañado cuando no hay espacio libre en
• disco (DDIsa06209 - SMASH 5.15.1)
.
• Modi fi caciones:
• Modi fi cado manejo de diálogo FFT a permitir que especi fi cación de un tiempo negativo (DDIsa04663 - SMASH 5.15.0)
.
• Modi fi cado SMASH incrustado acumulación vino en Linux para eliminar numerosos mensajes de error Xlib emitidas en servicio
• que se muestra en el servidor Cygwin X (DDIsa05532 - SMASH 5.15.0)
.
• Implementado una temperatura por defecto igual a 25 degC cuando fl Avor se selecciona el HSPICE (DDIsa05790 - SMASH 5.15.0).
• Modi fi cado de generación operativa de punto fi l de modo que los datos relacionados con la lógica no se emite por defecto y se puede activar a través de
• las preferencias de la aplicación (DDIsa05154 - SMASH 5.15.1).
• Modi fi có el parámetro 'OP' de las directivas '.AC' y '.NOISE' que debe tener el mismo valor por defecto (DDIsa06037 - SMASH 5.15.1).
• Se ha corregido embeddedWinelib para permitir la carga archivos con nombres de rutas muy largas bajo Linux (DDIsa06193 - SMASH 5.15.1).

Xing
• Bug fi:
• Versión corregida del Vino de SMASH con el fin de ser capaz de cargar los circuitos que requieren más de 600 Mb de memoria asignada (DDIsa05525 - SMASH 5.15.0).
• Se ha corregido la visualización de variables internas VHDL-AMS en el diálogo de trazas add (DDIsa06096 - SMASH 5.15.1).
• Se ha corregido el manejo de la directiva '.trace' que no debe ser entre mayúsculas y minúsculas en forma de onda 'ONOISE' durante un análisis de ruidos (DDIsa06106 - SMASH 5.15.1).
• Se ha corregido la exportación de audio archivos de la & quot; archivo de audio ... & quot; diálogo que fue abortada con un mensaje de error (DDIsa06117 - SMASH 5.15.1)
.
• Se ha corregido SNR y THD cálculos cuando se realiza en una ventana genérica de .FFT resultados fi l (DDIsa06192 - SMASH 5.15.1).
• Se ha corregido el manejo de formas de onda FFT de * .fft.amf en ventanas genéricas para que se sujetan a -400dB lugar de -300dB (DDIsa06240 - SMASH 5.15.1).
• Manejo corregido para buscar las actualizaciones que podrían causar SMASH se bloquee en presencia de una entrada vacía cambio (DDIsa06242 - SMASH 5.15.1).
• Se ha corregido superposición de formas de onda que fue inhabilitado para simulaciones lógicas (DDIsa06258 - SMASH 5.15.1)
.
• Se ha corregido la visualización de los valores en Tera (DDIsa06264 - SMASH 5.15.1).
• SMASH - Lote:
• Mejoras:
• incorporado la posibilidad de asociar un script Tcl con un circuito para registrar las funciones del circuito especí fi cas de gancho (DDIsa06098 - SMASH 5.15.1).
• Modi fi caciones
• Se ha corregido embeddedWinelib para permitir la carga archivos con nombres de rutas muy largas bajo Linux (DDIsa06193 - SMASH 5.15.1).

Xing
• Bug fi:
• Versión corregida del Vino de SMASH con el fin de ser capaz de cargar los circuitos que requieren más de 600 Mb de memoria asignada (DDIsa05525 - SMASH 5.15.0).
• SMASH - Kernel
• Mejoras:
• Soporte Implementado de directiva '.OPTION TNOM = val' para la compatibilidad con HSPICE (DDIsa05531 - SMASH 5.15.0).
• Implementado manejo de los modelos C-Logic utilizando la tecnología in-house binario modelo de simulación (BSM) (DDIsa05602 - SMASH 5.15.0).
• Implementado el apoyo de punto y coma ';' como carácter de comentario en línea para el PSPICE fl Avor (DDIsa05769 - SMASH 5.15.0).
• Mejora de la extracción de CC utilizada por la FFT (DDIsa05774 - SMASH 5.15.0).
• Implementado una temperatura por defecto igual a 25 degC cuando fl Avor se selecciona el HSPICE (DDIsa05790 - SMASH 5.15.0).
• acelerado la carga de aplanado netlists SPICE (DDIsa05791 - SMASH 5.15.0).
• Agregado & quot; lang = & quot; opción de la directiva .LIB el fin de permitir especificar el lenguaje de descripción de hardware (DDIsa05895 - SMASH 5.15.0).
• 30 de septiembre 2010 Página 10 / 23SMASH 5.15.1, SCROOGE 2.4.1 y SHAKER 5.15.1 Nuevas características
• Implementado un mejor análisis SPICE para acelerar el análisis y proporcionar mejor información de errores incluyendo fi l y números de línea (DDIsa01619 - SMASH 5.15.1).
• La mejora de la convergencia para algunos modelos PSPICE mediante la mejora de la detección de los valores finitos no (NAN) durante operativo puntos y el análisis de transitorios (DDIsa03199 - SMASH 5.15.1).
• Implementado análisis SPICE de directivas .include en subcircuitos para la compatibilidad HSPICE (DDIsa04326 - SMASH 5.15.1).
• Implementado análisis SPICE de directivas .LIB en subcircuitos para la compatibilidad HSPICE (DDIsa05538 - SMASH 5.15.1).
• Implementado manejo de las preferencias por cada circuito con fi guración (DDIsa06035 - SMASH 5.15.1).
• incorporado la posibilidad de asociar un script Tcl con un circuito para registrar las funciones del circuito especí fi cas de gancho (DDIsa06098 - SMASH 5.15.1).
• Manejo mejorado de control del simulador actualizaciones fi l para que el fi chero original no está dañado cuando no hay espacio libre en disco (DDIsa06209 - SMASH 5.15.1).
• Modi fi caciones:
• Modi fi cado manejo de simulaciones analógicas para detener simulaciones cuando los datos de forma de onda no se pueden escribir en archivos binarios, por
• ejemplo, cuando hay espacio en disco si está disponible (DDIsa05907 - SMASH 5.15.0).
• Changed un mensaje de error en un mensaje de advertencia cuando el método de convergencia PowerUp falla durante un análisis del punto de funcionamiento (DDIsa05980 - SMASH 5.15.0).
• Modi fi có las limitaciones para el kit de SPICE al utilizar la opción Descubrimiento (DDIsa06011 - SMASH 5.15.0).
• Modi fi cado de generación operativa de punto fi l de modo que los datos relacionados con la lógica no se emite por defecto y se puede activar a través de las preferencias de la aplicación (DDIsa05154 - SMASH 5.15.1).
• Modi fi cado el manejo de señales lógicas en una jerarquía de circuitos Verilog conexión SPICE subcircuitos que no crean los dispositivos innecesarios de interfaz (DDIsa05442 - SMASH 5.15.1).
• Modi fi có el parámetro 'OP' de las directivas '.AC' y '.NOISE' que debe tener el mismo valor por defecto (DDIsa06037 - SMASH 5.15.1).
• Modi fi cado manejo de descripciones lógicas compiladas para que el BSM intermedia fi les puede cargarse cuando el código fuente Verilog no está disponible (DDIsa06186 - SMASH 5.15.1).
• Se ha corregido embeddedWinelib para permitir la carga archivos con nombres de rutas muy largas bajo Linux (DDIsa06193 - SMASH 5.15.1).
• Manejo optimizado de bloqueo múltiple asigna a una señal en el mismo ciclo delta (DDIsa06281 - SMASH 5.15.1).

Xing
• Bug fi:
• Gestión corregido de la especia a Verilog instanciación al pasar parámetros reales de las Especias a los parámetros Verilog enteros (DDIsa03293 - SMASH 5.15.0).
• Se ha corregido el cálculo de potencia analógica cuando dispositivos SPICE se crean instancias directamente de Verilog-A (DDIsa05921 - SMASH 5.15.0).
• Se ha corregido el punto operativo fi l de salida cuando el selector de la información del dispositivo se ajusta a & quot; TODA la información & quot; (DDIsa05923 - SMASH 5.15.0).
• Se ha corregido una pérdida de memoria que se produjo cuando se cierra un circuito con directivas .PRINT y .PRINTALL en el control del simulador fi l (DDIsa05946 - SMASH 5.15.0).
• VEC_WRITE Corregido que fue anexando datos al final del VEC fi l cuando se ejecutó la simulación varias veces (DDIsa06007 - SMASH 5.15.0).
• Se ha corregido una pérdida de memoria que se produjo cuando se cierra un circuito con directivas .measure en el control del simulador fi l (DDIsa06008 - SMASH 5.15.0).
• Se ha corregido un error de cancelación de asignación de memoria cuando una directiva .LIB genera un error de análisis que podrían causar SMASH para congelar (DDIsa06017 - SMASH 5.15.0).
• Se ha corregido un error que pudiera ocurrir durante el análisis del punto de funcionamiento de los circuitos con descripciones VHDL-AMS (DDIsa06021 - SMASH 5.15.0).
• Corregido fi caciones VEC_READ Veri de plantillas analógicas que mal cuando VOH y VOL valores no coinciden con los valores de VIH + y VIL (DDIsa06022 - SMASH 5.15.0).
• Se ha corregido la inicialización de la función modelo de Laplace, que podría ser incorrecta durante el análisis del punto de funcionamiento (DDIsa06026 - SMASH 5.15.0)
.
• Se ha corregido el manejo de las redes utilizadas en las descripciones de Verilog-A que crearon las entradas de la matriz y causaron problemas de convergencia (DDIsa05229 - SMASH 5.15.1).
• Se ha corregido el manejo de parámetro automático TEMPER cuando analiza Sweep correr (DDIsa05368 - SMASH 5.15.1).
• Manejo corregida de la función de tabla que se estrelló cuando los valores de 'x' no se definieron en orden creciente (DDIsa05969 - SMASH 5.15.1).
• Se ha corregido el-A Verilog operador de Laplace que podría causar di fi cultades para hallar un punto de operación (DDIsa06027 - SMASH 5.15.1).
• Se ha corregido el manejo dependencia de Verilog fi les incluye con la 'directiva include que fueron ignorados por la gestión de la dependencia. (DDIsa06030 - SMASH 5.15.1)
• Conexión Corregido de señal lógica a un puerto analógico que ya no era la creación de un módulo de interfaz (DDIsa06052 -SMASH 5.15.1).
• Correctedmeasurements en pequeña señal de forma de onda fi les y añadido alias formeasure directiva fi le parámetros (DDIsa06065 - SMASH 5.15.1).
• Se ha corregido el manejo de directiva .JITTER que no estaba siendo extraída después circuito de recarga. (DDIsa06080 - Smash 5.15.1)
• Se ha corregido un error que podría ocurrir durante la inicialización de un-A Verilog señal analógica (DDIsa06097 - SMASH 5.15.1).
• Se ha corregido el manejo de la señal de VHDL-AMS DOMINIO que no fue actualizado para el análisis de pequeña señal cuando un operatingpoint o análisis transitorio se corrió primero (DDIsa06103 - SMASH 5.15.1).
• Se ha corregido el manejo de la directiva '.trace' que no debe ser entre mayúsculas y minúsculas en forma de onda 'ONOISE' durante un análisis de ruidos (DDIsa06106 - SMASH 5.15.1).
• Características:
• corregido generada de VCD archivos que podría ser incorrecta cuando se trazaron las memorias (DDIsa06108 - SMASH 5.15.1).
• Se ha corregido un error que se producía al ejecutar un análisis del punto de funcionamiento múltiple en modo batch y redirigir la salida a un
• fi l (DDIsa06161 - SMASH 5.15.1)
.
• ahorro Corregido de .FFT resultado fi l cuando & quot; media & quot; está activada (DDIsa06171 - SMASH 5.15.1).
• Se ha corregido SNR y THD cálculos cuando se realiza en una ventana genérica de .FFT resultados fi l (DDIsa06192 - SMASH 5.15.1).
• Se ha corregido genera ICD fi l nombre que se guardó con un índice fuera por uno cuando se ejecuta un análisis de Monte Carlo (DDIsa06211 - SMASH 5.15.1).
• pantalla Corregido de un resultado inesperado medida DC fi l mensaje de error al análisis de barrido correr y Monte-Carlo (DDIsa06234 - SMASH 5.15.1).
• Se ha corregido el manejo de comentarios en línea que empiezan por el carácter '$' dentro de directivas (DDIsa06235 - SMASH 5.15.1).
• Se ha corregido el manejo de dependencia entre el parámetro TEMPER y directiva .temp (DDIsa06245 - SMASH 5.15.1)
.
• Se ha corregido SPICE instancias sub-circuito a partir de descripciones lógicas que podrían fallar al crear instancias de múltiples sub-circuitos (DDIsa06248 - SMASH 5.15.1).
• Se ha corregido superposición de formas de onda que fue inhabilitado para simulaciones lógicas (DDIsa06258 - SMASH 5.15.1)
.
• Se ha corregido la visualización de los valores en Tera (DDIsa06264 - SMASH 5.15.1).
• Se ha corregido el manejo de listas de conexiones de circuito con las dependencias de bibliotecas circulares que se encuentran en algunos especí fi biblioteca c fundición archivos que estaban causando un accidente (DDIsa06276 - SMASH 5.15.1).
• SMASH - SPICE:
• Mejoras:
• Soporte Implementado de directiva '.OPTION TNOM = val' para la compatibilidad con HSPICE (DDIsa05531 - SMASH 5.15.0).
• Implementado el apoyo de punto y coma ';' como carácter de comentario en línea para el PSPICE fl Avor (DDIsa05769 - SMASH 5.15.0).
• Mejora de la extracción de CC utilizada por la FFT (DDIsa05774 - SMASH 5.15.0).
• acelerado la carga de aplanado netlists SPICE (DDIsa05791 - SMASH 5.15.0).
• modelo de dispositivo SPICE Integrado versión PSP 103.1 (DDIsa05936 - SMASH 5.15.0).
• Implementado un mejor análisis SPICE para acelerar el análisis y proporcionar mejor información de errores incluyendo fi l y números de línea (DDIsa01619 - SMASH 5.15.1).
• La mejora de la convergencia para algunos modelos PSPICE mediante la mejora de la detección de los valores finitos no (NAN) durante operativo puntos y el análisis de transitorios (DDIsa03199 - SMASH 5.15.1).
• Implementado análisis SPICE de directivas .include en subcircuitos para la compatibilidad HSPICE (DDIsa04326 - SMASH 5.15.1).
• Implementado análisis SPICE de directivas .LIB en subcircuitos para la compatibilidad HSPICE (DDIsa05538 - SMASH 5.15.1).
• Soporte implementado para los diferentes nombres que Verilog-AMS fi les constants.vams y disciplines.vams pueden tener (DDIsa06152 - SMASH 5.15.1).
• Modi fi caciones:
• Modi fi cado manejo de simulaciones analógicas para detener simulaciones cuando los datos de forma de onda no se pueden escribir en archivos binarios, por
• ejemplo, cuando hay espacio en disco si está disponible (DDIsa05907 - SMASH 5.15.0).
• Changed un mensaje de error en un mensaje de advertencia cuando el método de convergencia PowerUp falla durante un análisis del punto de funcionamiento (DDIsa05980 - SMASH 5.15.0).
• Modi fi cado el manejo de señales lógicas en una jerarquía de circuitos Verilog conexión SPICE subcircuitos que no crean los dispositivos innecesarios de interfaz (DDIsa05442 - SMASH 5.15.1).
• Modi fi có el parámetro 'OP' de las directivas '.AC' y '.NOISE' que debe tener el mismo valor por defecto (DDIsa06037 - SMASH 5.15.1).
• Modi fi cado el manejo de las fuentes de ruido para que el ruido transitoria no se calcula durante el análisis de la puesta en marcha (DDIsa06221 - SMASH 5.15.1).

Xing
• Bug fi:
• Gestión corregido de la especia a Verilog instanciación al pasar parámetros reales de las Especias a los parámetros Verilog enteros (DDIsa03293 - SMASH 5.15.0).
• Se ha corregido el cálculo de potencia analógica cuando dispositivos SPICE se crean instancias directamente de Verilog-A (DDIsa05921 - SMASH 5.15.0).
• Se ha corregido el punto operativo fi l de salida cuando el selector de la información del dispositivo se ajusta a & quot; TODA la información & quot; (DDIsa05923 - SMASH 5.15.0).
• Se ha corregido una pérdida de memoria que se produjo cuando se cierra un circuito con directivas .PRINT y .PRINTALL en el control del simulador fi l (DDIsa05946 - SMASH 5.15.0).
• Se ha corregido el manejo de parámetro automático TEMPER cuando analiza Sweep correr (DDIsa05368 - SMASH 5.15.1).
• Manejo corregida de la función de tabla que se estrelló cuando los valores de 'x' no se definieron en orden creciente (DDIsa05969 - SMASH 5.15.1).
• Correctedmeasurements en pequeña señal de forma de onda fi les y añadido alias formeasure directiva fi le parámetros (DDIsa06065 - SMASH 5.15.1).
• Se ha corregido el manejo de directiva .JITTER que no estaba siendo extraída después circuito de recarga. (DDIsa06080 - Smash 5.15.1)
• Se ha corregido el análisis de la fuente VNOISE para parámetros XSCALE y yscale y actualizada la documentación (DDIsa06090 - SMASH 5.15.1)
.
• Se ha corregido el manejo de la directiva '.trace' que no debe ser entre mayúsculas y minúsculas en forma de onda 'ONOISE' durante un análisis de ruidos (DDIsa06106 - SMASH 5.15.1).
• 30 de septiembre 2010 Página 14 / 23SMASH 5.15.1, SCROOGE 2.4.1 y SHAKER 5.15.1 Nuevas características
• análisis corregido de parámetro TREF modelo bipolar que fue leído en vez de Kelvin Celsius (DDIsa06137 - SMASH 5.15.1).
• Se ha corregido un error que se producía al ejecutar un análisis del punto de funcionamiento múltiple en modo batch y redirigir la salida a un fi l (DDIsa06161 - SMASH 5.15.1)
.
• ahorro Corregido de .FFT resultado fi l cuando & quot; media & quot; está activada (DDIsa06171 - SMASH 5.15.1).
• Se ha corregido SNR y THD cálculos cuando se realiza en una ventana genérica de .FFT resultados fi l (DDIsa06192 - SMASH 5.15.1).
• Se ha corregido genera ICD fi l nombre que se guardó con un índice fuera por uno cuando se ejecuta un análisis de Monte Carlo (DDIsa06211 - SMASH 5.15.1).
• pantalla Corregido de un resultado inesperado medida DC fi l mensaje de error al análisis de barrido correr y Monte-Carlo (DDIsa06234 - SMASH 5.15.1).
• Se ha corregido el manejo de comentarios en línea que empiezan por el carácter '$' dentro de directivas (DDIsa06235 - SMASH 5.15.1).
• Se ha corregido el manejo de dependencia entre el parámetro TEMPER y directiva .temp (DDIsa06245 - SMASH 5.15.1)
.
• Se ha corregido el manejo de UNIDAD = parámetro HERTZ para descripciones polinómicas en el modelo de Laplace (DDIsa06255 - SMASH 5.15.1).
• Se ha corregido el manejo de listas de conexiones de circuito con las dependencias de bibliotecas circulares que se encuentran en algunos especí fi biblioteca c fundición archivos que estaban causando un accidente (DDIsa06276 - SMASH 5.15.1).
• SMASH - Verilog y Verilog-AMS:
• Mejoras:
• Soporte Implementado de Verilog-2001 declaraciones de parámetros con rango especi fi caciones (DDIsa00671 - SMASH 5.15.0).
• Gestión de Implementación de Verilog & quot; $ dist_ & quot; funciones del sistema para distribuciones probabilísticas (DDIsa01729 - SMASH 5.15.0).
• Implementado semántica veri fi cación para la tarea Verilog propicio y valores pasados ​​en argumentos (DDIsa01769 - SMASH 5.15.0).
• Implementado semántica veri fi cación para la tarea Verilog propicio y valores pasados ​​en argumentos (DDIsa01872 - SMASH 5.15.0).
• Implementado uso de tipos enteros, reales, en tiempo real y de expresión tiempo como argumentos de tareas Verilog de usuario y funciones (DDIsa02157 - SMASH 5.15.0).
• Detección estática y dinámica añadida de infinito bucles en Verilog & quot; siempre & quot; y & quot; para siempre & quot; declaraciones que contienen declaraciones sólo sin bloqueo de asignación (DDIsa02772 - SMASH 5.15.0).
• Implementado emisión de un mensaje de advertencia cuando se utiliza un valor de tipo real con formato% d en Verilog $ task sistema de visualización (DDIsa02799 - SMASH 5.15.0).
• Soporte Implementado de las declaraciones de puertos módulo Verilog-2001 en estilo ANSI (DDIsa03035 - SMASH 5.15.0).
• Soporte Implementado del-A Verilog operador analógico Laplace (DDIsa03060 - SMASH 5.15.0).
• Gestión de Implementación de fuerza especi fi caciones en las declaraciones de señal Verilog (DDIsa03179 - SMASH 5.15.0).
• Gestión de Implementación de Verilog declaraciones de variables en instrucciones de bloque (DDIsa03243 - SMASH 5.15.0).
• Se ha mejorado el Verilog analizar los mensajes de error al activar una función no declarada usuario (DDIsa03300 - SMASH 5.15.0).
• Soporte Implementado de Verilog-2001 & quot; localparam & quot; declaraciones (DDIsa03302 - SMASH 5.15.0).
• Gestión de Implementación de las declaraciones de variables Verilog en declaraciones secuenciales y paralelas de bloques (DDIsa03358 - SMASH 5.15.0).
• Implementado emitir un mensaje de advertencia cuando Verilog UDP con fl icto contiene entradas de la tabla (DDIsa03473 - SMASH 5.15.0).
• Manejo Implementado de Verilog (no) que bloquean las asignaciones con retrasos intra en los estados llamados bloques (DDIsa03649 - SMASH 5.15.0).
• Se ha mejorado el tiempo de ejecución de compilación al declarar y utilizar varias tareas Verilog usuario (DDIsa03780 - SMASH 5.15.0).
• Soporte Implementado de Verilog-2001 & quot; @ * & quot; declaraciones (DDIsa03845 - SMASH 5.15.0).
• Gestión de Implementación de las expresiones de concatenación con valores constantes que se pasan a la tarea o función argumentos Verilog (DDIsa03872 - SMASH 5.15.0).
• Soporte Implementado de Verilog & quot; @ (expresión evento) & quot; cuando la expresión contiene operadores (DDIsa04093 - SMASH 5.15.0).
• Manejo Implementado de Verilog & quot; 'escala de tiempo & quot; directivas con & quot; 10 s & quot; y & quot; 100s & quot; unidades (DDIsa04112 - SMASH 5.15.0).
• Mejora mensaje de error emitido al compilar y elaborar modelos de Verilog (DDIsa04173 - SMASH 5.15.0).
• Detección estática y dinámica Implementado de infinito bucles en Verilog & quot; para siempre & quot; declaraciones (DDIsa04253 - SMASH 5.15.0).
• Implementado instanciación Verilog de arreglos de compuertas que una conexión es una señal de escalar (DDIsa04689 - SMASH 5.15.0).
• Mejorado el analizador Verilog incorporado para allanar el camino para Verilog 2001, Verilog-AMS 2.3, y SystemVerilog (DDIsa04784 - SMASH 5.15.0).
• Manejo Implementado durante la simulación de cambios en el valor de retardo en las sentencias de asignación continua Verilog (DDIsa04799 - SMASH 5.15.0).
• Soporte Implementado de selección de bits y de selección de parte de Verilog & quot; entero & quot; variables en contextos de expresión a mano izquierda (DDIsa04853 - SMASH 5.15.0).
• Soporte Implementado de selección de bits y de selección de parte de Verilog & quot; tiempo & quot; variables en contextos de expresión a mano izquierda (DDIsa04854 - SMASH 5.15.0).
• Soporte Implementado de las declaraciones de puertos Verilog con & quot; Tri0 & quot; o & quot; TRI1 & quot; tipos netos (DDIsa04979 - SMASH 5.15.0).
• Implementado manejo de diferentes pero compatibles los tipos de datos de las expresiones que se pasan a los argumentos de función (Verilog DDIsa05053 - SMASH 5.15.0).
• La mejora de los mensajes de error cuando se producen desajustes Verilog de conexión durante la elaboración (DDIsa05640 - SMASH 5.15.0).
• Manejo Implementado de Verilog $ parada y $ del sistema fi nal tareas como las sentencias de función (DDIsa05743 - SMASH 5.15.0).
• Características:
• Manejo Implementado de Verilog señales parciales de selecciones como las conexiones reales en los puertos de salida (DDIsa05748 - SMASH 5.15.0).
• Implementado SDF manipulación en Verilog & quot anotación; $ setuphold & quot; con negativo & quot; configuración & quot; o & quot; celebrar & quot; valores (DDIsa05947 - SMASH 5.15.0).
• Implementado manipulación en Verilog-A de varios bloques analógicos (DDIsa05984 - SMASH 5.15.0).
• Implementado emitir un mensaje de error cuando se utiliza un puerto eléctrico Verilog como mano del lado izquierdo de instrucción de asignación continua (DDIsa05997 - SMASH 5.15.0).
• Soporte Implementado de palabra clave 'firmado' en las declaraciones de registro Verilog (DDIsa03766 - SMASH 5.15.1).
• Soporte Implementado por Verilog anotación demora usando comprimido (gzip) SDF archivos. (DDIsa05504 - SMASH 5.15.1)
• Soporte Implementado por parámetros Verilog PATHPULSE $ con límite de rechazo (DDIsa06094 - SMASH 5.15.1).
• Mejor manejo de multi-threading para descripciones analógicas Verilog-AMS (DDIsa06200 - SMASH 5.15.1).
• Modi fi caciones:
• Eliminado limitación a 32 bits en valores de los parámetros de Verilog para binarios, octales y hexadecimales literales (DDIsa01718 - SMASH 5.15.0).
• Modi fi cada pantalla Verilog del valor del tiempo que se limitaba a 32 bits y que ahora permite a los 64 valores de bits (DDIsa02841 - SMASH 5.15.0).
• Modi fi cado portsmanagement tarea Verilog se comporte como variable de tarea Verilog con respecto a la & quot; automático de & quot; estilo (DDIsa03960 - SMASH 5.15.0)
.
• Modi manejo compilación fi cado de modelos Verilog con una (por ejemplo, 2000) gran número de declaraciones de parámetros que anteriormente no pudo compilar (DDIsa04122 - SMASH 5.15.0).
• Modi manejo compilación fi cado de modelos Verilog con gran número (por ejemplo, 200000) de las consignaciones en & quot; & quot inicial; o & quot; siempre & quot;
• bloques que antes no lograron compilar (DDIsa04525 - SMASH 5.15.0).
• Modi fi cado el manejo de librerías de modelos Verilog para que no válida o no todavía apoyado modelos no impiden el uso de otros modelos (DDIsa05604 - SMASH 5.15.0).
• Mensajes Modi fi cado Verilog de forma que la posición del código fuente donde se produce se puede mostrar el error con hacer clic en enlaces (DDIsa05944 - SMASH 5.15.0).
• Modi fi cado de generación operativa de punto fi l de modo que los datos relacionados con la lógica no se emite por defecto y se puede activar a través de las preferencias de la aplicación (DDIsa05154 - SMASH 5.15.1).
• Modi fi cado el manejo de señales lógicas en una jerarquía de circuitos Verilog conexión SPICE subcircuitos que no crean los dispositivos innecesarios de interfaz (DDIsa05442 - SMASH 5.15.1).
• El uso extendido de expresiones Verilog mintypmax para que no se limitan a los valores de los parámetros (DDIsa06029 - SMASH 5.15.1).
• Añadido enlace de la fuente que falta en el mensaje de error emitido reportar el expediente al declarar varias variables Verilog / alambres con el mismo nombre (DDIsa06040 - SMASH 5.15.1).
• Página 17/23 30 de septiembre de Características 2010new SMASH 5.15.1, SCROOGE 2.4.1 y SHAKER 5.15.1
• Modi fi cado manejo de advertencia sobre el uso de la escala de tiempo Verilog predeterminado para que se expida sólo cuando la escala de tiempo es utilizado por el módulo (DDIsa06050 - SMASH 5.15.1)
.
• Modi fi cado manejo de descripciones lógicas compiladas para que el BSM intermedia fi les puede cargarse cuando el código fuente Verilog no está disponible (DDIsa06186 - SMASH 5.15.1).
• La mejora de los mensajes de error Verilog en el caso de las funciones del sistema desconocidos, no admite las funciones del sistema y no se admite estilos de llamadas (DDIsa06188 - SMASH 5.15.1).
• Manejo optimizado de bloqueo múltiple asigna a una señal en el mismo ciclo delta (DDIsa06281 - SMASH 5.15.1).

Xing
• Bug fi:
• Se ha corregido un error que se producía cuando la declaración de entrada un Verilog scalarmodule fue declararse como un alambre vector (DDIsa02987 - SMASH 5.15.0).
• Se ha corregido la comprobación en Verilog-A de los tipos matemáticos de operando (DDIsa03019 - SMASH 5.15.0).
• Se ha corregido el manejo de las declaraciones a futuro de señales Verilog (DDIsa03068 - SMASH 5.15.0).
• Soporte corregida en Verilog-A de en fi nitos valores dentro de la gama de parámetros especi fi caciones (DDIsa03251 - SMASH 5.15.0).
• Gestión corregido de la especia a Verilog instanciación al pasar parámetros reales de las Especias a los parámetros Verilog enteros (DDIsa03293 - SMASH 5.15.0).
• Se ha corregido el manejo de Verilog valor constante 2147483648 que anteriormente no pudo compilar (DDIsa03746 - SMASH 5.15.0).
• Se ha corregido un error que podría ocurrir debido a una excepción no capturada en un modelo Verilog (DDIsa03931 - SMASH 5.15.0).
• Se ha corregido un error de compilación cuando un argumento de salida tarea Verilog se pasa a un sub-tarea de habilitación (DDIsa03963 - SMASH 5.15.0).
• Se ha corregido el manejo de análisis de cobertura con expresiones Verilog contienen lógicas y reales argumentos (DDIsa05199 - SMASH 5.15.0).
• Evaluación Corregido de expresiones de replicación Verilog donde la constante es cero (DDIsa05227 - SMASH 5.15.0).
• Se ha corregido el manejo de las declaraciones a futuro de las variables Verilog (DDIsa05232 - SMASH 5.15.0).
• Se ha corregido un error que se produjo en Verilog-A cuando se utiliza una matriz de entrada en una función análoga. (DDIsa05431 - SMASH 5.15.0)
• Se ha corregido el manejo de valores negativos para rangos Verilog portuarias (DDIsa05520 - SMASH 5.15.0).
• Se ha corregido el cálculo de potencia analógica cuando dispositivos SPICE se crean instancias directamente de Verilog-A (DDIsa05921 - SMASH 5.15.0).
• Se ha corregido asignación de parámetros Verilog reales a los genéricos enteros VHDL donde el valor se trunca en lugar de redondeada (DDIsa05948 - SMASH 5.15.0).
• Se ha corregido el comportamiento de Verilog MOS cambia para que propagan la fuerza de entrada cambia incluso si no se produce borde nivel (DDIsa05949 - SMASH 5.15.0).
• Características:
• Se ha corregido el comportamiento de Verilog & quot; $ bodega & quot; y & quot; $ recuperación & quot; funciones de sincronización de comprobación de lo que podría informar violaciónes equivocadas en la inicialización de la simulación (DDIsa05993 - SMASH 5.15.0).
• Se ha corregido el nombre de primitivas SPICE isine y vsine que no se carga como se describe en el LRM (DDIsa06009 - SMASH 5.15.0).
• Se ha corregido la inicialización de la función modelo de Laplace, que podría ser incorrecta durante el análisis del punto de funcionamiento (DDIsa06026 - SMASH 5.15.0)
.
• Se ha corregido la activación de la sensibilidad sobre las variables Verilog asignadas varias veces en un solo ciclo delta (DDIsa04932 - SMASH 5.15.1).
• Se ha corregido el manejo de las redes utilizadas en las descripciones de Verilog-A que crearon las entradas de la matriz y causaron problemas de convergencia (DDIsa05229 - SMASH 5.15.1).
• Se ha corregido el-A Verilog operador de Laplace que podría causar di fi cultades para hallar un punto de operación (DDIsa06027 - SMASH 5.15.1).
• Se ha corregido el manejo dependencia de Verilog fi les incluye con la 'directiva include que fueron ignorados por la gestión de la dependencia. (DDIsa06030 - SMASH 5.15.1)




• Mejoras:


• Características:


• Mejoras:



• Mejoras:



• Mejoras:
• Características:
• DOCUMENTACIÓN: